PCI: Use PCI_DEVFN macro instead of DEV_FUNC

There are several different macros available to convert a PCI device and
function to a single 8 bit value. One is PCI_DEVFN and is defined in
device/pci_def.h. The other is DEV_FUNC and is defined in several intel
fsp based chipset implementations. In fsp_broadwell_de DEV_FUNC is even
used without being defined at all. This patch unifies the situation so
that only PCI_DEVFN is used.

Change-Id: Ia1c6d7f3683badc66d15053846936d88aa836632
Signed-off-by: Werner Zeh <werner.zeh@siemens.com>
Reviewed-on: https://review.coreboot.org/15546
Tested-by: build bot (Jenkins)
Reviewed-by: Paul Menzel <paulepanter@users.sourceforge.net>
Reviewed-by: Stefan Reinauer <stefan.reinauer@coreboot.org>

4 files changed, 79 insertions, 75 deletions

diff --git a/src/soc/intel/fsp_baytrail/include/soc/pci_devs.h b/src/soc/intel/fsp_baytrail/include/soc/pci_devs.h
index 2d0dac11b8..f9c978da32 100644
--- a/src/soc/intel/fsp_baytrail/include/soc/pci_devs.h
+++ b/src/soc/intel/fsp_baytrail/include/soc/pci_devs.h
@@ -17,49 +17,49 @@
 #ifndef _BAYTRAIL_PCI_DEVS_H_
 #define _BAYTRAIL_PCI_DEVS_H_
 
+#include <device/pci_def.h>
+
 #define BUS0 0
 
 /* All these devices live on bus 0 with the associated device and function */
-#define DEV_FUNC(x,y) ((x<<3) | y)
-
 
 /* SoC transaction router */
 #define SOC_DEV 0x0
 #define SOC_FUNC 0
 # define SOC_DEVID 0x0f00
-# define SOC_DEV_FUNC DEV_FUNC(SOC_DEV,SOC_FUNC)
+# define SOC_DEV_FUNC PCI_DEVFN(SOC_DEV,SOC_FUNC)
 
 
 /* Graphics and Display */
 #define GFX_DEV 0x2
 #define GFX_FUNC 0
 # define GFX_DEVID 0x0f31
-# define GFX_DEV_FUNC DEV_FUNC(GFX_DEV,GFX_FUNC)
+# define GFX_DEV_FUNC PCI_DEVFN(GFX_DEV,GFX_FUNC)
 
 /* MIPI */
 #define MIPI_DEV 0x3
 #define MIPI_FUNC 0
 # define MIPI_DEVID 0x0f38
-# define MIPI_DEV_FUNC DEV_FUNC(MIPI_DEV,MIPI_FUNC)
+# define MIPI_DEV_FUNC PCI_DEVFN(MIPI_DEV,MIPI_FUNC)
 
 
 /* SDIO Port */
 #define EMMC_DEV 0x10
 #define EMMC_FUNC 0
 # define EMMC_DEVID 0x0f14
-# define EMMC_DEV_FUNC DEV_FUNC(EMMC_DEV,EMMC_FUNC)
+# define EMMC_DEV_FUNC PCI_DEVFN(EMMC_DEV,EMMC_FUNC)
 
 /* SDIO Port */
 #define SDIO_DEV 0x11
 #define SDIO_FUNC 0
 # define SDIO_DEVID 0x0f15
-# define SDIO_DEV_FUNC DEV_FUNC(SDIO_DEV,SDIO_FUNC)
+# define SDIO_DEV_FUNC PCI_DEVFN(SDIO_DEV,SDIO_FUNC)
 
 /* SD Port */
 #define SD_DEV 0x12
 #define SD_FUNC 0
 # define SD_DEVID 0x0f16
-# define SD_DEV_FUNC DEV_FUNC(SD_DEV,SD_FUNC)
+# define SD_DEV_FUNC PCI_DEVFN(SD_DEV,SD_FUNC)
 
 /* SATA */
 #define SATA_DEV 0x13
@@ -74,7 +74,7 @@
 # define SATA_SP 0xD0
 # define SATA_BIST1 0xE4
 # define SATA_BIST2 0xE8
-# define SATA_DEV_FUNC DEV_FUNC(SATA_DEV,SATA_FUNC)
+# define SATA_DEV_FUNC PCI_DEVFN(SATA_DEV,SATA_FUNC)
 
 #define SATA_MA_BDFO	PCI_DEV(BUS0, SATA_DEV, SATA_FUNC), SATA_MA
 #define SATA_SP_BDFO	PCI_DEV(BUS0, SATA_DEV, SATA_FUNC), SATA_SP
@@ -88,25 +88,25 @@
 # define XHCI_FUS_REG	0xE0
 # define XHCI_FUNC_DISABLE	(1 << 0)
 # define XHCI_USB2PR_REG 0xD0
-# define XHCI_DEV_FUNC DEV_FUNC(XHCI_DEV,XHCI_FUNC)
+# define XHCI_DEV_FUNC PCI_DEVFN(XHCI_DEV,XHCI_FUNC)
 
 /* LPE Audio */
 #define LPE_DEV 0x15
 #define LPE_FUNC 0
 # define LPE_DEVID 0x0f28
-# define LPE_DEV_FUNC DEV_FUNC(LPE_DEV,LPE_FUNC)
+# define LPE_DEV_FUNC PCI_DEVFN(LPE_DEV,LPE_FUNC)
 
 /* OTG */
 #define OTG_DEV 0x16
 #define OTG_FUNC 0
 # define OTG_DEVID 0x0f37
-# define OTG_DEV_FUNC DEV_FUNC(LPE_DEV,LPE_FUNC)
+# define OTG_DEV_FUNC PCI_DEVFN(LPE_DEV,LPE_FUNC)
 
 /* MMC Port */
 #define MMC45_DEV 0x17
 #define MMC45_FUNC 0
 # define MMC45_DEVID 0x0f50
-# define MMC45_DEV_FUNC DEV_FUNC(MMC45_DEV,MMC45_FUNC)
+# define MMC45_DEV_FUNC PCI_DEVFN(MMC45_DEV,MMC45_FUNC)
 
 /* Serial IO 1 */
 #define SIO1_DEV 0x18
@@ -134,26 +134,26 @@
 # define I2C7_DEV SIO1_DEV
 # define I2C7_FUNC 7
 # define I2C7_DEVID 0x0f47
-# define SIO_DMA1_DEV_FUNC DEV_FUNC(SIO_DMA1_DEV,SIO_DMA1_FUNC)
-# define I2C1_DEV_FUNC DEV_FUNC(I2C1_DEV,I2C1_FUNC)
-# define I2C2_DEV_FUNC DEV_FUNC(I2C2_DEV,I2C2_FUNC)
-# define I2C3_DEV_FUNC DEV_FUNC(I2C3_DEV,I2C3_FUNC)
-# define I2C4_DEV_FUNC DEV_FUNC(I2C4_DEV,I2C4_FUNC)
-# define I2C5_DEV_FUNC DEV_FUNC(I2C5_DEV,I2C5_FUNC)
-# define I2C6_DEV_FUNC DEV_FUNC(I2C6_DEV,I2C6_FUNC)
-# define I2C7_DEV_FUNC DEV_FUNC(I2C7_DEV,I2C7_FUNC)
+# define SIO_DMA1_DEV_FUNC PCI_DEVFN(SIO_DMA1_DEV,SIO_DMA1_FUNC)
+# define I2C1_DEV_FUNC PCI_DEVFN(I2C1_DEV,I2C1_FUNC)
+# define I2C2_DEV_FUNC PCI_DEVFN(I2C2_DEV,I2C2_FUNC)
+# define I2C3_DEV_FUNC PCI_DEVFN(I2C3_DEV,I2C3_FUNC)
+# define I2C4_DEV_FUNC PCI_DEVFN(I2C4_DEV,I2C4_FUNC)
+# define I2C5_DEV_FUNC PCI_DEVFN(I2C5_DEV,I2C5_FUNC)
+# define I2C6_DEV_FUNC PCI_DEVFN(I2C6_DEV,I2C6_FUNC)
+# define I2C7_DEV_FUNC PCI_DEVFN(I2C7_DEV,I2C7_FUNC)
 
 /* Trusted Execution Engine */
 #define TXE_DEV 0x1a
 #define TXE_FUNC 0
 # define TXE_DEVID 0x0f18
-# define TXE_DEV_FUNC DEV_FUNC(TXE_DEV,TXE_FUNC)
+# define TXE_DEV_FUNC PCI_DEVFN(TXE_DEV,TXE_FUNC)
 
 /* HD Audio */
 #define HDA_DEV 0x1b
 #define HDA_FUNC 0
 # define HDA_DEVID 0x0f04
-# define HDA_DEV_FUNC DEV_FUNC(HDA_DEV,HDA_FUNC)
+# define HDA_DEV_FUNC PCI_DEVFN(HDA_DEV,HDA_FUNC)
 # define HDA_AZUBAR 0x14
 # define HDA_MMLA 0x64
 # define HDA_MMUA 0x68
@@ -175,16 +175,16 @@
 # define PCIE_PORT4_DEV PCIE_DEV
 # define PCIE_PORT4_FUNC 3
 # define PCIE_PORT4_DEVID 0x0f4e
-# define PCIE_PORT1_DEV_FUNC DEV_FUNC(PCIE_DEV,PCIE_PORT1_FUNC)
-# define PCIE_PORT2_DEV_FUNC DEV_FUNC(PCIE_DEV,PCIE_PORT2_FUNC)
-# define PCIE_PORT3_DEV_FUNC DEV_FUNC(PCIE_DEV,PCIE_PORT3_FUNC)
-# define PCIE_PORT4_DEV_FUNC DEV_FUNC(PCIE_DEV,PCIE_PORT4_FUNC)
+# define PCIE_PORT1_DEV_FUNC PCI_DEVFN(PCIE_DEV,PCIE_PORT1_FUNC)
+# define PCIE_PORT2_DEV_FUNC PCI_DEVFN(PCIE_DEV,PCIE_PORT2_FUNC)
+# define PCIE_PORT3_DEV_FUNC PCI_DEVFN(PCIE_DEV,PCIE_PORT3_FUNC)
+# define PCIE_PORT4_DEV_FUNC PCI_DEVFN(PCIE_DEV,PCIE_PORT4_FUNC)
 
 /* EHCI */
 #define EHCI_DEV 0x1d
 #define EHCI_FUNC 0
 # define EHCI_DEVID 0x0f34
-# define EHCI_DEV_FUNC DEV_FUNC(EHCI_DEV,EHCI_FUNC)
+# define EHCI_DEV_FUNC PCI_DEVFN(EHCI_DEV,EHCI_FUNC)
 
 /* Serial IO 2 */
 #define SIO2_DEV 0x1e
@@ -206,12 +206,12 @@
 # define SPI_DEV SIO2_DEV
 # define SPI_FUNC 5
 # define SPI_DEVID 0xf0e
-# define SIO_DMA2_DEV_FUNC DEV_FUNC(SIO_DMA2_DEV,SIO_DMA2_FUNC)
-# define PWM1_DEV_FUNC DEV_FUNC(PWM1_DEV,PWM1_FUNC)
-# define PWM2_DEV_FUNC DEV_FUNC(PWM2_DEV,PWM2_FUNC)
-# define HSUART1_DEV_FUNC DEV_FUNC(HSUART1_DEV,HSUART1_FUNC)
-# define HSUART2_DEV_FUNC DEV_FUNC(HSUART2_DEV,HSUART2_FUNC)
-# define SPI_DEV_FUNC DEV_FUNC(SPI_DEV,SPI_FUNC)
+# define SIO_DMA2_DEV_FUNC PCI_DEVFN(SIO_DMA2_DEV,SIO_DMA2_FUNC)
+# define PWM1_DEV_FUNC PCI_DEVFN(PWM1_DEV,PWM1_FUNC)
+# define PWM2_DEV_FUNC PCI_DEVFN(PWM2_DEV,PWM2_FUNC)
+# define HSUART1_DEV_FUNC PCI_DEVFN(HSUART1_DEV,HSUART1_FUNC)
+# define HSUART2_DEV_FUNC PCI_DEVFN(HSUART2_DEV,HSUART2_FUNC)
+# define SPI_DEV_FUNC PCI_DEVFN(SPI_DEV,SPI_FUNC)
 
 
 /* Platform Controller Unit */
@@ -222,9 +222,9 @@
 # define SMBUS_DEV PCU_DEV
 # define SMBUS_FUNC 3
 # define SMBUS_DEVID 0x0f12
-# define LPC_DEV_FUNC DEV_FUNC(LPC_DEV,LPC_FUNC)
+# define LPC_DEV_FUNC PCI_DEVFN(LPC_DEV,LPC_FUNC)
 # define LPC_BDF		PCI_DEV(0, LPC_DEV, LPC_FUNC)
-# define SMBUS_DEV_FUNC DEV_FUNC(SMBUS_DEV,SMBUS_FUNC)
+# define SMBUS_DEV_FUNC PCI_DEVFN(SMBUS_DEV,SMBUS_FUNC)
 
 #define INITIAL_TIMESTAMP_LOCATION			HDA_MMUA_BDFO
 #define BEFORE_CAR_TIMESTAMP_LOCATION		SATA_BIST1_BDFO
diff --git a/src/soc/intel/fsp_broadwell_de/include/soc/pci_devs.h b/src/soc/intel/fsp_broadwell_de/include/soc/pci_devs.h
index 646ed3fecb..99236018c5 100644
--- a/src/soc/intel/fsp_broadwell_de/include/soc/pci_devs.h
+++ b/src/soc/intel/fsp_broadwell_de/include/soc/pci_devs.h
@@ -17,38 +17,40 @@
 #ifndef _SOC_PCI_DEVS_H_
 #define _SOC_PCI_DEVS_H_
 
+#include <device/pci_def.h>
+
 #define BUS0 0
 
 #define SOC_DEV                 0
 #define SOC_FUNC                0
 #define SOC_DEVID               0x2F00
 #define SOC_DEVID_ES2           0x6F00
-#define SOC_DEV_FUNC DEV_FUNC(SOC_DEV, SOC_FUNC)
+#define SOC_DEV_FUNC PCI_DEVFN(SOC_DEV, SOC_FUNC)
 
 #define LPC_DEV                 31
 #define LPC_FUNC                0
 #define LPC_DEVID               0x8C42
 #define LPC_DEVID_ES2           0x8C54
-#define LPC_DEV_FUNC DEV_FUNC(LPC_DEV, LPC_FUNC)
+#define LPC_DEV_FUNC PCI_DEVFN(LPC_DEV, LPC_FUNC)
 
 #define SATA_DEV                31
 #define SATA_FUNC               2
 #define AHCI_DEVID              0x8C02
-#define SATA_DEV_FUNC DEV_FUNC(SATA_DEV, SATA_FUNC)
+#define SATA_DEV_FUNC PCI_DEVFN(SATA_DEV, SATA_FUNC)
 
 #define SATA2_DEV               31
 #define SATA2_FUNC              5
-#define SATA2_DEV_FUNC DEV_FUNC(SATA2_DEV, SATA2_FUNC)
+#define SATA2_DEV_FUNC PCI_DEVFN(SATA2_DEV, SATA2_FUNC)
 
 #define EHCI1_DEV               29
 #define EHCI1_FUNC              0
 #define EHCI1_DEVID             0x8C26
-#define EHCI1_DEV_FUNC DEV_FUNC(EHCI_DEV1, EHCI_FUNC1)
+#define EHCI1_DEV_FUNC PCI_DEVFN(EHCI_DEV1, EHCI_FUNC1)
 
 #define EHCI2_DEV               26
 #define EHCI2_FUNC              0
 #define EHCI2_DEVID             0x8C2D
-#define EHCI2_DEV_FUNC DEV_FUNC(EHCI_DEV2, EHCI_FUNC2)
+#define EHCI2_DEV_FUNC PCI_DEVFN(EHCI_DEV2, EHCI_FUNC2)
 
 #define XHCI_DEV                20
 #define XHCI_FUNC               0
@@ -56,22 +58,22 @@
 #define XHCI_FUS_REG            0xE0
 #define XHCI_FUNC_DISABLE       (1 << 0)
 #define XHCI_USB2PR_REG         0xD0
-#define XHCI_DEV_FUNC DEV_FUNC(XHCI_DEV, XHCI_FUNC)
+#define XHCI_DEV_FUNC PCI_DEVFN(XHCI_DEV, XHCI_FUNC)
 
 #define GBE_DEV                 25
 #define GBE_FUNC                0
 #define GBE_DEVID               0x8C33
-#define GBE_DEV_FUNC DEV_FUNC(GBE_DEV, GBE_FUNC)
+#define GBE_DEV_FUNC PCI_DEVFN(GBE_DEV, GBE_FUNC)
 
 #define ME_DEV                  22
 #define ME_FUNC                 0
 #define ME_DEVID                0x8C3A
-#define ME_DEV_FUNC DEV_FUNC(ME_DEV, ME_FUNC)
+#define ME_DEV_FUNC PCI_DEVFN(ME_DEV, ME_FUNC)
 
 #define HDA_DEV                 27
 #define HDA_FUNC                0
 #define HDA_DEVID               0x8C20
-#define HDA_DEV_FUNC DEV_FUNC(HDA_DEV, HDA_FUNC)
+#define HDA_DEV_FUNC PCI_DEVFN(HDA_DEV, HDA_FUNC)
 
 #define PCIE_DEV                28
 #define PCIE_PORT1_DEV          PCIE_DEV
@@ -98,13 +100,13 @@
 #define PCIE_PORT8_DEV          PCIE_DEV
 #define PCIE_PORT8_FUNC         7
 #define PCIE_PORT8_DEVID        0x8C1E
-#define PCIE_PORT1_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT1_FUNC)
-#define PCIE_PORT2_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT2_FUNC)
-#define PCIE_PORT3_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT3_FUNC)
-#define PCIE_PORT4_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT4_FUNC)
-#define PCIE_PORT5_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT5_FUNC)
-#define PCIE_PORT6_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT6_FUNC)
-#define PCIE_PORT7_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT7_FUNC)
-#define PCIE_PORT8_DEV_FUNC DEV_FUNC(PCIE_DEV, PCIE_PORT8_FUNC)
+#define PCIE_PORT1_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT1_FUNC)
+#define PCIE_PORT2_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT2_FUNC)
+#define PCIE_PORT3_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT3_FUNC)
+#define PCIE_PORT4_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT4_FUNC)
+#define PCIE_PORT5_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT5_FUNC)
+#define PCIE_PORT6_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT6_FUNC)
+#define PCIE_PORT7_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT7_FUNC)
+#define PCIE_PORT8_DEV_FUNC PCI_DEVFN(PCIE_DEV, PCIE_PORT8_FUNC)
 
 #endif /* _SOC_PCI_DEVS_H_ */
diff --git a/src/soc/intel/quark/include/soc/pci_devs.h b/src/soc/intel/quark/include/soc/pci_devs.h
index 0c99eb9de4..1aecf6f426 100644
--- a/src/soc/intel/quark/include/soc/pci_devs.h
+++ b/src/soc/intel/quark/include/soc/pci_devs.h
@@ -19,6 +19,7 @@
 #define _QUARK_PCI_DEVS_H_
 
 #include <device/pci.h>
+#include <device/pci_def.h>
 #include <soc/reg_access.h>
 
 /* DEVICE 0 (Memory Controller Hub) */
@@ -54,12 +55,12 @@
 #define PCIE_DEV		0x17
 #define PCIE_PORT0_DEV		PCIE_DEV
 #define PCIE_PORT0_FUNC		0
-#define PCIE_PORT0_DEV_FUNC	DEV_FUNC(PCIE_DEV, PCIE_PORT0_FUNC)
+#define PCIE_PORT0_DEV_FUNC	PCI_DEVFN(PCIE_DEV, PCIE_PORT0_FUNC)
 #define PCIE_PORT0_BDF	PCI_DEV(PCI_BUS_NUMBER_QNC, PCIE_DEV, PCIE_PORT0_FUNC)
 
 #define PCIE_PORT1_DEV		PCIE_DEV
 #define PCIE_PORT1_FUNC		1
-#define PCIE_PORT1_DEV_FUNC	DEV_FUNC(PCIE_DEV,PCIE_PORT1_FUNC)
+#define PCIE_PORT1_DEV_FUNC	PCI_DEVFN(PCIE_DEV,PCIE_PORT1_FUNC)
 #define PCIE_PORT1_BDF	PCI_DEV(PCI_BUS_NUMBER_QNC, PCIE_DEV, PCIE_PORT1_FUNC)
 
 /* Platform Controller Unit */
diff --git a/src/southbridge/intel/fsp_rangeley/pci_devs.h b/src/southbridge/intel/fsp_rangeley/pci_devs.h
index 3eacf0d2da..29f9085a7b 100644
--- a/src/southbridge/intel/fsp_rangeley/pci_devs.h
+++ b/src/southbridge/intel/fsp_rangeley/pci_devs.h
@@ -17,58 +17,59 @@
 #ifndef _RANGELEY_PCI_DEVS_H_
 #define _RANGELEY_PCI_DEVS_H_
 
+#include <device/pci_def.h>
+
 #define BUS0 0
 
 /* All these devices live on bus 0 with the associated device and function */
-#define DEV_FUNC(x,y) ((x<<3) | y)
 
 /* Host Bridge */
 #define SOC_DEV 0x0
 #define SOC_FUNC 0
 # define SOC_DEVID 0x1f08
-# define SOC_DEV_FUNC DEV_FUNC(SOC_DEV,SOC_FUNC)
+# define SOC_DEV_FUNC PCI_DEVFN(SOC_DEV,SOC_FUNC)
 
 /* PCIE Port 1 */
 #define PCIE_PORT1_DEV 0x1
 #define PCIE_PORT1_FUNC 0
 # define PCIE_PORT1_DEVID 0x1f10
-# define PCIE_PORT1_DEV_FUNC DEV_FUNC(PCIE_PORT1_DEV,PCIE_PORT1_FUNC)
+# define PCIE_PORT1_DEV_FUNC PCI_DEVFN(PCIE_PORT1_DEV,PCIE_PORT1_FUNC)
 
 /* PCIE Port 2 */
 #define PCIE_PORT2_DEV 0x2
 #define PCIE_PORT2_FUNC 0
 # define PCIE_PORT2_DEVID 0x1f11
-# define PCIE_PORT2_DEV_FUNC DEV_FUNC(PCIE_PORT2_DEV,PCIE_PORT2_FUNC)
+# define PCIE_PORT2_DEV_FUNC PCI_DEVFN(PCIE_PORT2_DEV,PCIE_PORT2_FUNC)
 
 /* PCIE Port 3 */
 #define PCIE_PORT3_DEV 0x3
 #define PCIE_PORT3_FUNC 0
 # define PCIE_PORT3_DEVID 0x1f12
-# define PCIE_PORT3_DEV_FUNC DEV_FUNC(PCIE_PORT3_DEV,PCIE_PORT3_FUNC)
+# define PCIE_PORT3_DEV_FUNC PCI_DEVFN(PCIE_PORT3_DEV,PCIE_PORT3_FUNC)
 
 /* PCIE Port 4 */
 #define PCIE_PORT4_DEV 0x4
 #define PCIE_PORT4_FUNC 0
 # define PCIE_PORT4_DEVID 0x1f13
-# define PCIE_PORT4_DEV_FUNC DEV_FUNC(PCIE_PORT4_DEV,PCIE_PORT4_FUNC)
+# define PCIE_PORT4_DEV_FUNC PCI_DEVFN(PCIE_PORT4_DEV,PCIE_PORT4_FUNC)
 
 /* Host Bridge, Fabric, and RAS Registers */
 #define HOST_BRIDGE_DEV 0xe
 #define HOST_BRIDGE_FUNC 0
 # define HOST_BRIDGE_DEVID 0x1f14
-# define HOST_BRIDGE_DEV_FUNC DEV_FUNC(HOST_BRIDGE_DEV,HOST_BRIDGE_FUNC)
+# define HOST_BRIDGE_DEV_FUNC PCI_DEVFN(HOST_BRIDGE_DEV,HOST_BRIDGE_FUNC)
 
 /* Root Complex Event Collector (RCEC) */
 #define RCEC_DEV 0xf
 #define RCEC_FUNC 0
 # define RCEC_DEVID 0x1f16
-# define RCEC_DEV_FUNC DEV_FUNC(RCEC_DEV,RCEC_FUNC)
+# define RCEC_DEV_FUNC PCI_DEVFN(RCEC_DEV,RCEC_FUNC)
 
 /* SMBus 2.0 1 */
 #define SMBUS1_DEV 0x13
 #define SMBUS1_FUNC 0
 # define SMBUS1_DEVID 0x1f15
-# define SMBUS1_DEV_FUNC DEV_FUNC(SMBUS1_DEV,SMBUS1_FUNC)
+# define SMBUS1_DEV_FUNC PCI_DEVFN(SMBUS1_DEV,SMBUS1_FUNC)
 
 /* Gigabit Ethernet (GbE) */
 #define GBE_DEV 0x14
@@ -76,37 +77,37 @@
 #define GBE1_DEV GBE_DEV
 #define GBE1_FUNC 0
 # define GBE1_DEVID GBE_DEVID
-# define GBE1_DEV_FUNC DEV_FUNC(GBE1_DEV,GBE1_FUNC)
+# define GBE1_DEV_FUNC PCI_DEVFN(GBE1_DEV,GBE1_FUNC)
 #define GBE2_DEV GBE_DEV
 #define GBE2_FUNC 1
 # define GBE2_DEVID GBE_DEVID
-# define GBE2_DEV_FUNC DEV_FUNC(GBE2_DEV,GBE2_FUNC)
+# define GBE2_DEV_FUNC PCI_DEVFN(GBE2_DEV,GBE2_FUNC)
 #define GBE3_DEV GBE_DEV
 #define GBE3_FUNC 2
 # define GBE3_DEVID GBE_DEVID
-# define GBE3_DEV_FUNC DEV_FUNC(GBE3_DEV,GBE3_FUNC)
+# define GBE3_DEV_FUNC PCI_DEVFN(GBE3_DEV,GBE3_FUNC)
 #define GBE4_DEV GBE_DEV
 #define GBE4_FUNC 3
 # define GBE4_DEVID GBE_DEVID
-# define GBE4_DEV_FUNC DEV_FUNC(GBE4_DEV,GBE4_FUNC)
+# define GBE4_DEV_FUNC PCI_DEVFN(GBE4_DEV,GBE4_FUNC)
 
 /* USB 2.0 */
 #define USB2_DEV 0x16
 #define USB2_FUNC 0
 # define USB2_DEVID 0x1f2c
-# define USB2_DEV_FUNC DEV_FUNC(USB2_DEV,USB2_FUNC)
+# define USB2_DEV_FUNC PCI_DEVFN(USB2_DEV,USB2_FUNC)
 
 /* SATA Gen 2 */
 #define SATA2_DEV 0x17
 #define SATA2_FUNC 0
 # define SATA2_DEVID 0x1f22
-# define SATA2_DEV_FUNC DEV_FUNC(SATA2_DEV,SATA2_FUNC)
+# define SATA2_DEV_FUNC PCI_DEVFN(SATA2_DEV,SATA2_FUNC)
 
 /* SATA Gen 3 */
 #define SATA3_DEV 0x18
 #define SATA3_FUNC 0
 # define SATA3_DEVID 0x1f32
-# define SATA3_DEV_FUNC DEV_FUNC(SATA3_DEV,SATA3_FUNC)
+# define SATA3_DEV_FUNC PCI_DEVFN(SATA3_DEV,SATA3_FUNC)
 
 /* Platform Control Unit (PCU) */
 #define PCU_DEV 0x1f
@@ -115,19 +116,19 @@
 #define LPC_DEV PCU_DEV
 #define LPC_FUNC 0
 # define LPC_DEVID 0x1f38
-# define LPC_DEV_FUNC DEV_FUNC(LPC_DEV,LPC_FUNC)
+# define LPC_DEV_FUNC PCI_DEVFN(LPC_DEV,LPC_FUNC)
 # define LPC_BDF PCI_DEV(BUS0, LPC_DEV, LPC_FUNC)
 
 /* SMBus 2.0 0 */
 #define SMBUS0_DEV PCU_DEV
 #define SMBUS0_FUNC 3
 # define SMBUS0_DEVID 0x1f3c
-# define SMBUS0_DEV_FUNC DEV_FUNC(SMBUS0_DEV,SMBUS0_FUNC)
+# define SMBUS0_DEV_FUNC PCI_DEVFN(SMBUS0_DEV,SMBUS0_FUNC)
 
 /* Intel QuickAssist Integrated Accelerator (IQIA) */
 #define IQAT_DEV 0xb
 #define IQAT_FUNC 0
 # define IQAT_DEVID 0x1f18
-# define IQAT_DEV_FUNC DEV_FUNC(IQAT_DEV,IQAT_FUNC)
+# define IQAT_DEV_FUNC PCI_DEVFN(IQAT_DEV,IQAT_FUNC)
 
 #endif /* _RANGELEY_PCI_DEVS_H_ */