summaryrefslogtreecommitdiff
path: root/src/mainboard/intel/harcuvar/hsio.h
blob: f32fd3fd833aa3372f5a4d88fa703144a4838b0e (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
/*
 * This file is part of the coreboot project.
 *
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License as published by
 * the Free Software Foundation; version 2 of the License.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License for more details.
 *
 */

#ifndef _MAINBOARD_HSIO_H
#define _MAINBOARD_HSIO_H

#include <fsp/util.h>

#ifndef __ACPI__
const BL_HSIO_INFORMATION harcuvar_hsio_config[] = {
	/*
	 * Supported Lanes:
	 *    20
	 *
	 * Bifurcation:
	 *    PCIE cluster #0: x8
	 *    PCIE cluster #1: x4x4
	 *
	 * FIA MUX config:
	 *    Lane[00:07]->x8 PCIE slot
	 *    Lane[08:11]->a x4 PCIe slot
	 *    Lane[12:15]->a 2nd x4 PCIe slot
	 *    Lane[16]->a SATA connector with pin7 to 5V adapter capable
	 *    Lane[17:18]  ->  2 SATA connectors
	 *    Lane[19]->USB3 rear I/O panel connector
	 */

	/* SKU HSIO 20 (pcie [0-15] sata [16-18] USB [19]) */
	{BL_SKU_HSIO_20,
	{PCIE_BIF_CTRL_x8, PCIE_BIF_CTRL_x4x4},
	{/* ME_FIA_MUX_CONFIG */
	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE04) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE05) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE06) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE07) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE10) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE11) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE13) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE14) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE15) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE18) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},

	  /* ME_FIA_SATA_CONFIG */
	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE04) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE05) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE06) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE07) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE08) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE09) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE10) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE11) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE12) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE13) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE14) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE15) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE16) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE17) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE18) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE19)},

	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_7) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_7)} } },

	/* SKU HSIO 12 (pcie [0-3, 8-9, 12-13] sata [16-18] USB [19]) */
	{BL_SKU_HSIO_12,
	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
	{/*ME_FIA_MUX_CONFIG */
	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE13) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE18) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},

	  /* ME_FIA_SATA_CONFIG */
	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE04) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE05) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE06) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE07) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE08) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE09) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE10) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE11) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE12) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE13) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE14) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE15) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE16) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE17) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE18) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE19)},

	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_7) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_7)} } },

	/* SKU HSIO 10 (pcie [0-3, 8-9, 12] sata [16-17] USB [19]) */
	{BL_SKU_HSIO_10,
	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
	{/* ME_FIA_MUX_CONFIG */
	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},

	  /* ME_FIA_SATA_CONFIG */
	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE04) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE05) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE06) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE07) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE08) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE09) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE10) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE11) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE12) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE13) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE14) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE15) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE16) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE17) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE18) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE19)},

	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_7) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_7)} } },

	/* SKU HSIO 8 (pcie [0-1, 8-9, 12] sata [16-17] USB [19]) */
	{BL_SKU_HSIO_08,
	{PCIE_BIF_CTRL_x2x2x2x2, PCIE_BIF_CTRL_x2x2x2x2},
	{/* ME_FIA_MUX_CONFIG */
	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},

	  /* ME_FIA_SATA_CONFIG */
	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE04) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE05) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE06) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE07) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE08) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE09) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE10) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE11) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE12) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE13) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE14) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE15) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE16) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE17) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE18) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE19)},

	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_7) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_7)} } },

	/* SKU HSIO 6 (pcie [0-1, 8, 12] sata [16] USB [19]) */
	{BL_SKU_HSIO_06,
	{PCIE_BIF_CTRL_x2x2x2x2, PCIE_BIF_CTRL_x2x2x2x2},
	{/* ME_FIA_MUX_CONFIG */
	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE09) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},

	  /* ME_FIA_SATA_CONFIG */
	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE04) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE05) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE06) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE07) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE08) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE09) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE10) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE11) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE12) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE13) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE14) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE15) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
				   BL_FIA_SATA_LANE16) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE17) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE18) |
	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
				   BL_FIA_SATA_LANE19)},

	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
					BL_FIA_PCIE_ROOT_PORT_7) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_0) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_1) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_2) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_3) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
					BL_FIA_PCIE_ROOT_PORT_4) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_5) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
					BL_FIA_PCIE_ROOT_PORT_6) |
	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
		   BL_FIA_PCIE_ROOT_PORT_7)} } }
};
#endif
#endif
/* _MAINBOARD_HSIO_H */