ramstage.c « cpx « xeon_sp « intel « soc « src - coreboot - Some coreboot project code with my work

summary refs log tree commit diff

path: root/src/soc/intel/xeon_sp/cpx/ramstage.c

blob: deb9030c206ca37565a6f7dfc077439b71724b83 (plain)

/* SPDX-License-Identifier: GPL-2.0-only */

#include <fsp/api.h>

int soc_fsp_multi_phase_init_is_enable(void)
{
	return 0;
}