HY « Ps « Mem « Proc « f12 « agesa « amd « vendorcode « src - coreboot - Some coreboot project code with my work

summary refs log tree commit diff

path: root/src/vendorcode/amd/agesa/f12/Proc/Mem/Ps/HY

Mode	Name	Size
-rw-r--r--	mprhy3.c	11778	log plain
-rw-r--r--	mpshy3.c	6859	log plain
-rw-r--r--	mpuhy3.c	6590	log plain