From ea8edaa1f7467767307d6dc6ba5ae4fb40732ef6 Mon Sep 17 00:00:00 2001 From: Iru Cai Date: Thu, 30 May 2019 15:59:47 +0800 Subject: update bib --- chap/chap3.tex | 4 ++-- 1 file changed, 2 insertions(+), 2 deletions(-) (limited to 'chap/chap3.tex') diff --git a/chap/chap3.tex b/chap/chap3.tex index 8c68272..c887fc8 100644 --- a/chap/chap3.tex +++ b/chap/chap3.tex @@ -247,7 +247,7 @@ InvisiSpec 的微体系结构基于两种机制。第一个机制中，不安全 InvisiSpec 在不同的内存一致性模型下，会使用不同的执行策略。内存一致性模 型（或内存模型）指定在一个共享内存的系统中，处理器核执行访存操作，并使 -其对其他处理器核可见的顺序。在存储指令执行结束后，存储的数据存放在写缓 +其对其他处理器核可见的顺序\supercite{primer}。在存储指令执行结束后，存储的数据存放在写缓 冲区中，随后写入缓存。当写操作写回缓存后，其他核可以看见这个数据，存储 操作在此时完成。而装载操作在提交前从存储系统读取数据，当它得到数据时， 则称为装载操作完成。装载操作的完成可以在程序序列中其他的访存操作之前， @@ -255,7 +255,7 @@ InvisiSpec 在不同的内存一致性模型下，会使用不同的执行策略 其后的指令。 常见的内存模型有 TSO（Total Store Order） 和 RC （Release Consistency）。 -TSO 是 x86 体系结构所用的内存模型。TSO 允许一个装载操作在不同地址的存 +TSO 是 x86 体系结构所用的内存模型\supercite{x86-tso}。TSO 允许一个装载操作在不同地址的存 储操作之前完成，除此之外禁止所有可见的装载和存储的重排序。在实现中，为 了防止可见的装载指令的重排序，需要确保一个装载操作读入的数据，在提交时 仍然有效。如果处理器核遇到一个外部的缓存失效请求，则需要重新执行这个装 -- cgit v1.2.3