From 5edfb67041ad1c246f4ceca147f06b9db3c0ecc3 Mon Sep 17 00:00:00 2001 From: Gabe Black Date: Mon, 19 Nov 2018 18:14:16 -0800 Subject: arch: cpu: Rename *FloatRegBits* to *FloatReg*. Now that there's no plain FloatReg, there's no reason to distinguish FloatRegBits with a special suffix since it's the only way to read or write FP registers. Change-Id: I3a60168c1d4302aed55223ea8e37b421f21efded Reviewed-on: https://gem5-review.googlesource.com/c/14460 Reviewed-by: Brandon Potter Reviewed-by: Giacomo Travaglini Maintainer: Gabe Black --- src/cpu/thread_context.hh | 24 ++++++++++++------------ 1 file changed, 12 insertions(+), 12 deletions(-) (limited to 'src/cpu/thread_context.hh') diff --git a/src/cpu/thread_context.hh b/src/cpu/thread_context.hh index 6dde68650..098fe3bb2 100644 --- a/src/cpu/thread_context.hh +++ b/src/cpu/thread_context.hh @@ -208,7 +208,7 @@ class ThreadContext // virtual RegVal readIntReg(int reg_idx) = 0; - virtual RegVal readFloatRegBits(int reg_idx) = 0; + virtual RegVal readFloatReg(int reg_idx) = 0; virtual const VecRegContainer& readVecReg(const RegId& reg) const = 0; virtual VecRegContainer& getWritableVecReg(const RegId& reg) = 0; @@ -252,7 +252,7 @@ class ThreadContext virtual void setIntReg(int reg_idx, RegVal val) = 0; - virtual void setFloatRegBits(int reg_idx, RegVal val) = 0; + virtual void setFloatReg(int reg_idx, RegVal val) = 0; virtual void setVecReg(const RegId& reg, const VecRegContainer& val) = 0; @@ -338,8 +338,8 @@ class ThreadContext virtual RegVal readIntRegFlat(int idx) = 0; virtual void setIntRegFlat(int idx, RegVal val) = 0; - virtual RegVal readFloatRegBitsFlat(int idx) = 0; - virtual void setFloatRegBitsFlat(int idx, RegVal val) = 0; + virtual RegVal readFloatRegFlat(int idx) = 0; + virtual void setFloatRegFlat(int idx, RegVal val) = 0; virtual const VecRegContainer& readVecRegFlat(int idx) const = 0; virtual VecRegContainer& getWritableVecRegFlat(int idx) = 0; @@ -467,8 +467,8 @@ class ProxyThreadContext : public ThreadContext RegVal readIntReg(int reg_idx) { return actualTC->readIntReg(reg_idx); } - RegVal readFloatRegBits(int reg_idx) - { return actualTC->readFloatRegBits(reg_idx); } + RegVal readFloatReg(int reg_idx) + { return actualTC->readFloatReg(reg_idx); } const VecRegContainer& readVecReg(const RegId& reg) const { return actualTC->readVecReg(reg); } @@ -528,8 +528,8 @@ class ProxyThreadContext : public ThreadContext void setIntReg(int reg_idx, RegVal val) { actualTC->setIntReg(reg_idx, val); } - void setFloatRegBits(int reg_idx, RegVal val) - { actualTC->setFloatRegBits(reg_idx, val); } + void setFloatReg(int reg_idx, RegVal val) + { actualTC->setFloatReg(reg_idx, val); } void setVecReg(const RegId& reg, const VecRegContainer& val) { actualTC->setVecReg(reg, val); } @@ -590,11 +590,11 @@ class ProxyThreadContext : public ThreadContext void setIntRegFlat(int idx, RegVal val) { actualTC->setIntRegFlat(idx, val); } - RegVal readFloatRegBitsFlat(int idx) - { return actualTC->readFloatRegBitsFlat(idx); } + RegVal readFloatRegFlat(int idx) + { return actualTC->readFloatRegFlat(idx); } - void setFloatRegBitsFlat(int idx, RegVal val) - { actualTC->setFloatRegBitsFlat(idx, val); } + void setFloatRegFlat(int idx, RegVal val) + { actualTC->setFloatRegFlat(idx, val); } const VecRegContainer& readVecRegFlat(int id) const { return actualTC->readVecRegFlat(id); } -- cgit v1.2.3