blob: 9ffc65d976fa95c78e0624962b218702e02ce6fb (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
|
% Copyright (c) 2014,2016,2018 Casper Ti. Vector
% Public domain.
\chapter{绪论}
\section{选题背景与研究意义}
\section{研究平台与环境}
本文使用 gem5 模拟器\supercite{gem5}作为研究平台。gem5 提供了多种 CPU
模型的模拟，包括简单的单周期处理器、详细的按序流水线处理器、乱序超标量
处理器。gem5 支持 X86, ARM, Alpha, MIPS, RISC-V 等指令系统。gem5 乱序
处理器模型基于 Alpha 21264,有取指、译码、重命名、发射、执行、回写、提
交等流水线阶段，包含乱序超标量处理器中的分支预测器、指令队列、重排序缓
冲、装载存储队列等常见部件。gem5 可以详细地模拟存储系统，包括高速缓存、
DRAM、crossbar等组件，通过使用Ruby存储系统，还可以模拟自定义的缓存一致
性协议。gem5 支持同构和异构多核系统的模拟，支持对系统功耗进行建模。
\section{论文组织结构}
% vim:ts=4:sw=4
|
